FPGA-Based ESL
S2Cのデザインメソドロジーは、設計者が手戻り無く、高性能な検証システムを作成するために プラグアンドプレイな各種IPを使用する、システムレベルの設計フローです。

以下の図で示すように、設計者同じFPGAベースのESLデザインプラットフォームの中で デザイン、IP組み込み、ソフトウェア開発、HW/SWコ・ベリフィケーション、 およびFPGAプロトタイピングを実行できます。

しかしながらこれらのすべての効果を上げるためには、しかしながら、従来のFPGAベースのIPモジュールは、 容易にお互いと互換性がなくて、デバッグするのは難しいです。 S2C's TAI IP技術で、従来の欠点に対処する必要はなく、システム設計者は、 現在、FPGAベースのESLデザインの利益を持つことができます。

		Verify the system and software before RTL development
		Design and verify the system on a single FPGA-based platform
		Correlate actual design implementation with system level models